Amd Milão, cpus epyc da próxima geração teriam 15 dados

Parece que a AMD está trabalhando em algo muito interessante. Segundo fontes, eles estão trabalhando ativamente em um projeto de 15 matrizes para o EPYC AMD Milan. Considerando que um deles deve ser um dado de IO, isso implica que haverá pelo menos uma variante de Milão com 14 dados em comparação com 8 em Roma.

AMD Milão, CPUs EPYC de próxima geração teriam 15 matrizes

De acordo com Wccftech , pergunto a um engenheiro, alguns desses 14 dados seriam destinados à memória da HBM.

8 canais DDR4 têm apenas largura de banda disponível suficiente para lidar com 10 matrizes de CPU (80 núcleos de CPU) ao máximo. Isso significa que eles estão procurando um layout de 8 matrizes (64 núcleos da CPU) ou um layout de 10 matrizes quando se trata do lado da CPU. Deixando a matriz de E / S de lado, isso deixa 6 ou 4 dados sem explicação e provavelmente acabará como memória HBM, de acordo com a especulação.

A HBM pode oferecer aceleração substancial, mas isso implica que essa variante em particular estará usando um interposer. Em poucas palavras, isso significa que, a menos que a AMD decida atrasar essa variante até DDR5, é uma configuração 8 + 6 + 1 (CPU + HBM + IO) ou uma configuração 10 + 4 + 1 (CPU + HBM + IO).

Visite o nosso guia sobre os melhores processadores do mercado

Um design baseado em interposer com HBM integrado poderia oferecer tempos de acesso e transferência muito mais rápidos do que a memória tradicional baseada em DDR, na qual o canal DDR pode atuar como um gargalo. Isso resultará em algumas acelerações significativas para aplicativos que dependem muito da memória.

Vale ressaltar que vazamentos anteriores apontaram que o AMD Milan tem um design 8 + 1. Dependendo de como isso é interpretado, isso poderia significar que o Milan teria duas variantes. Vamos mantê-lo informado.

Fonte Wccftech