Tiger lake: chips de 10 nm embalam 50% mais cache l3

O Tiger Lake-U apresentará um aumento de 50% na capacidade de cache L3, que passará de 8 MB para 12MB, devido à publicação de um despejo de processador por @ InstLatX64 no Twitter. Isso significa um aumento de até 3 MB de cache L3 por núcleo.

Tiger Lake-U apresentará um aumento de 50% na capacidade de cache L3

Como esperado, o modelo Tiger Lake-U é um processador de 4 núcleos com HyperThreading. A imagem publicada também revela que a amostra de engenharia é de 3, 4 GHz, uma frequência respeitável para um modelo de pré-produção.

A imagem também contém um monte de sinalizadores que representam os conjuntos de instruções suportados. Ele confirma o suporte ao AVX-512 como Sunny Cove, mas não parece ter o sinalizador avx512_bf que seria esperado se tivesse suportado bfloat16 como os processadores Cooper Lake Xeon no início do próximo ano.

O despejo mostra que o Tiger Lake-U de quatro núcleos possui 12MB de cache L3 total, um aumento de 50%. Isso se encaixa no redesenho de cache que a Intel havia revelado para Willow Cove, o núcleo da CPU de Tiger Lake, embora o redesenho de cache provavelmente envolva alterações maiores que um simples aumento de tamanho. Por exemplo, um cache maior tem uma latência mais alta; portanto, é provável que haja algum ajuste menor no capo.

Tiger Lake está programado para ser lançado no próximo ano. Esses processadores também apresentarão os gráficos integrados Gen12 'Xe', que terão uma nova função de exibição e uma grande atualização do conjunto de instruções. Vamos mantê-lo informado.

Fonte Tomshardware